

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **55087434 A**

(43) Date of publication of application: **02.07.80**

(51) Int. Cl. **H01L 21/30**

(21) Application number: **53163168**

(22) Date of filing: **26.12.78**

(71) Applicant: **FUJITSU LTD**

(72) Inventor: **NAKAGAWA TAKAYUKI  
OSHIO SHUZO**

**(54) ANTISTATIC METHOD AT ELECTRON BEAM  
EXPOSURE**


**(57) Abstract:**

**PURPOSE:** To prevent the surface of an insulating layer on a semiconductor substrate from being electrically charged when it is subjected to electron beam exposure for forming a pattern thereon, by providing beforehand a grounded reticulate conductive pattern on the mentioned surface.

**CONSTITUTION:** An insulating layer 2 consisting of PSG to be used for multilayer interconnection or  $\text{SiO}_2$  is fixed on a Si substrate on which a LSI element is formed by a wafer process. A reticulate conductive pattern 3 of Au, Al or Cr is formed on the layer 2 by sputtering such that the pattern 3 corresponds to a chip isolation layer provided on a substrate 1. A resist film 4 is then coated on the whole surface of the substrate 1, and the resulting substrate 1 is set in a substrate support 8, which has a substrate urging plate 7, of an electron beam exposure device such that the substrate 1 is held in the support 8 via a substrate fixing portion 5 thereof and springs 6. Thus, the film 4 is destroyed by the fixing portion 5 to allow the pattern 3 to come into contact with the grounded support 8. When electron beam exposure is conducted in the above manner,

electric charge occurring in the vicinity of the layer 2 escapes to the ground so that the electron beam is never deflected in the vicinity of the substrate 1.

COPYRIGHT: (C)1980,JPO&Japio



⑯ 日本国特許庁 (JP)

⑰ 特許出願公開

⑱ 公開特許公報 (A)

昭55—87434

⑤ Int. Cl.<sup>3</sup>  
H 01 L 21/30

識別記号

庁内整理番号  
6741—5 F

④ 公開 昭和55年(1980)7月2日

発明の数 1  
審査請求 未請求

(全 2 頁)

⑤ 電子ビーム露光に於ける帯電防止方法

⑦ 発 明 者 大塩修三

川崎市中原区上小田中1015番地  
富士通株式会社内

② 特 願 昭53—163168

② 出 願 昭53(1978)12月26日

⑦ 出 願 人 富士通株式会社

⑦ 発 明 者 中川隆行

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地  
富士通株式会社内

⑦ 代 理 人 弁理士 松岡宏四郎

明 細 書

1. 発明の名称

電子ビーム露光に於ける帯電防止方法

2. 特許請求の範囲

半導体基板上に形成せしめた絶縁層に対し、電子ビーム露光によりパターンを形成せしめるに際して、前記絶縁層表面に導電性物質による網目状の導電性パターンを形成し、該導電性パターンを接地せしめることを特徴とする、電子ビーム露光に於ける帯電防止方法。

3. 発明の詳細な説明

本発明は半導体基板上に形成せしめた絶縁層に対して、電子ビーム露光によりパターンを形成せしめる方法の改良に関するものである。

半導体装置の製造において、LSI等のように極めて微細な電極或いは配線パターンを形成するに際しては、通常電子ビーム露光による方法が行われている。

然して多層配線等の形成に於いては、半導体基板上に形成せしめた絶縁層に対するパターン形成

を電子ビーム露光によつて行いが、従来該絶縁層に対するパターン形成に際しては、絶縁層上に直接塗布したレジスト膜を電子ビーム露光により感光せしめてパターンニングする方法が用いられていた。

然しこの従来方法によると、半導体基板上のレジスト膜が該レジスト膜下部の絶縁層により露光装置の基板固定台から電氣的に完全に絶縁されているため、電子ビームの衝撃によりレジスト膜や絶縁層の表面附近に部分的に発生した電荷はそのままレジスト膜内或いは、絶縁層表面附近に積され、該電荷により部分的に生じた電位により電子ビームは半導体基板附近で偏向せしめられるので、露光パターンの精度が悪くなるという問題があった。

本発明は上記問題点を鑑み半導体基板上に形成せしめた絶縁層の電子ビーム露光に際してレジスト膜及び絶縁層表面の帯電を防止せしめることを目的とするものである。

即ち本発明は半導体基板上に形成せしめた絶縁

層に対し、電子ビーム露光によりパターンを形成せしめるに際して、前記絶縁層表面に帯電防止のために導電性物質による網目状の導電性パターンを形成せしめることを特徴とする。

以下本発明を図に示した実施例について詳細に説明する。

第1図はLSI製造の際の本発明の一実施例の上面図(A)とa-a'面断面図(B)であるが、第1図(B)に示したようにウェーブプロセスによりLSI素子の形成を完了したシリコン基板1上に多層配線等の目的によりPSG、又はSiO<sub>2</sub>等により2μm程度の厚さの絶縁層2を形成せしめた被処理基板の、前記シリコン基板に予め形成されているチップ分離層上に第1図(A)に示したように蒸着或いはスパッタリング等の方法により、金、アルミニウム、クロム等により幅10μm厚さ0.5μm程度の網目状の導電性パターン3を形成せしめ、然る後第2図のレジスト膜被着基板断面図に示したように該被着処理基板上にレジスト膜4を塗布して後、該被処理基板を例えば第3図(A)の基板固

定台断面図に示したように基板固定部5とスプリング6を介して基板押し板7を有する電子ビーム露光装置の基板固定台8にはさみ込んで固定し露光を行う。

この際第3図(B)に示したように被処理基板上に塗布されているレジスト膜4は該基板の端面に於いて基板固定台8の基板固定部5にあたって破壊され、該端面に於いて被処理基板上に形成せしめてある本発明による導電性パターン3は基板固定台8と接触し電氣的に導通せしめられ、接地されるので該被処理基板上に電子ビーム露光を行った際に、レジスト膜4及び絶縁層2の表面附近に発生した電荷は前記導電性パターン3を通じて基板固定台8に逃がされ、被処理基板上に部分的に電位を生ぜしめることがなくなり被処理基板附近での電子ビームの偏向は起らない。

上記実施例はシリコン基板を用いたLSIの製造について説明したが、本発明の方法は総ての半導体基板上に形成せしめた種々の高比抵抗を有する絶縁層に対し、電子ビーム露光により微細なパ

- 3 -

ターンを形成せしめる際には総て有効である。

以上説明したように本発明の方法によれば、表面に高比抵抗の絶縁層を有せしめた半導体基板に対する電子ビーム露光によるパターン形成に際して、半導体基板の帯電を防止せしめることができるので、該半導体基板上に微細な電極或いは配線パターンを正確に形成せしめることができ、半導体装置の製造歩留りの向上に極めて有効である。

#### 4. 図面の簡単な説明

第1図は本発明実施例の上面図及び断面図、第2図はレジスト膜被着基板断面図、第3図は基板固定台断面図である。

図に於いて

- |            |          |
|------------|----------|
| 1.はシリコン基板  | 2.は絶縁層   |
| 3.は導電性パターン | 4.はレジスト膜 |
| 5.は基板固定部   | 6.はスプリング |
| 7.は基板押し板   | 8.は基板固定台 |

代理人 弁理士 松岡 宏四郎

- 5 -

- 4 -

